當前位置:主頁 > 新聞資訊 > 瑞森課堂 >
瑞森課堂

【瑞森課堂】半導體常說的7nm是指什麽?

作者:未知 發布日期:2021-01-28

在電子產品領域當中,芯片的重要性不言而喻,壹款好的芯片對電子產品的品質起著決定性作用,正如蘋果手機的芯片以及中國華為手機的麒麟芯片等,壹個科技產品公司只有掌握了真正的核心科技,才能屹立在行業中,成為行業標桿。
 
而產品研發生產商打廣告時,總是喜歡在芯片前面加上幾nm,表示科技含量高,最常見的就是7nm。7nm到底指的是什麽呢?
 
芯片實際上是在矽片上制造的高度集成的電路,裏面集成了數十億個晶體管,要想將那麽多的晶體管做到極小面積的矽片之上,就需要每個晶體管的體積足夠小,電路的導線足夠細,我們所講的5nm或者7nm就是指晶體管的寬度或者叫做線寬(CD)。
 
7nm芯片中的7nm也被稱為柵長,簡單來說指的是CPU的上形成的互補氧化物金屬半導體場效應晶體管柵極的寬度為7nm。
 
 
 
詳細解釋如下,
電流從Source(源極)
流入Drain(漏級)
Gate(柵極)相當於閘門,主要負責控制兩端源極和漏級的通斷。
 
電流會損耗,而柵極的寬度則決定了電流通過時的損耗,表現出來就是手機常見的發熱和功耗,寬度越窄,功耗越低。而柵極的最小寬度(柵長),就是XX nm工藝中的數值。
 
芯片行業中制程工藝的每壹次提升,帶來的都是性能的增強和功耗的降低,而每壹款旗艦手機的發布,常常與芯片性能的突破離不開關系。
 
7nm工藝制作難度
在討論7nm制程難度的時候,我們需要普及壹個量子力學上的概念,這樣子可以有助於我們理解為什麽低制程的成本急劇提升,那就是量子隧穿效應。
 
在量子力學裏,量子隧穿效應指的是,像電子等微觀粒子能夠穿入或穿越位勢壘的量子行為,盡管位勢壘的高度大於粒子的總能量。在經典力學裏,這是不可能發生的,但使用量子力學理論卻可以給出合理解釋。
 
如果通俗點來講,就是說制程工藝到壹定程度下,電路與電路之間的距離降低到壹定程度就會出現量子隧穿效應,這些電子呈現的是壹種我們所不知道的規律進行運動,於是這些不可控制的電子造成了半導體的漏電率急劇上升,有太多的能源被浪費在控制電子運動上,自然不能發揮晶體管應該有的性能,宏觀上表現為處理器的發熱量增加,但是性能沒有太大的變化。因此,曾經也有媒體報道過7nm制程工藝最逼近矽基半導體工藝的物理極限。後來,媒體又報導,7nm工藝並非半導體工藝的極限,後面還依次有5nm工藝、3nm工藝,且5nm工藝、3nm工藝並沒有突破矽材料半導體工藝的極限。
 
每壹次升級都要打怪!
讓我們來看看升級的路上都有哪些BOSS?
1號BOSS——光刻機(賊貴賊貴)
縮小晶體管真的是壹個非常之艱難的事情。首先面臨的難題就是光刻技術,就是說機器本身到底能不能準確的做出我想要的東西。如果看了介紹MOSFET的就知道,它是由矽襯底,摻雜形成的D端S端,金屬加上氧化物的G端組成的,想要做出來壹個晶體管要解決的壹個問題就是我怎麽能把這些材料放在他該放的地方,這就是光刻想要解決的問題。
2號BOSS——晶體管的結構
對於壹個理想的晶體管,我希望在我的電壓低於閥值電壓時,他關的死死的,也就是漏電電流是0,但是當我的電壓高於閥值電壓的時候,電流瞬間飽和(特別像家長理想中的孩子,上學的時候就乖乖聽話,畢業當天即刻長大)。
 
摩爾定律不是定律,而是機遇!
摩爾定律指的是當價格不變時,集成電路上可容納的元器件的數目,約每隔18-24個月便會增加壹倍,性能也將提升壹倍。換言之,每壹美元所能買到的電腦性能,將每隔18-24個月翻壹倍以上。這壹定律揭示了信息技術進步的速度。
 
盡管這種趨勢已經持續了超過半個世紀,摩爾定律仍應該被認為是觀測或推測,而不是壹個物理或自然法。預計定律將持續到至少2015年或2020年(也就是今年臺積電研發2nm成就了新摩爾定律)。
 
芯片領域從10nm過渡到7nm,進而逐漸邁向2nm,每壹次進步都伴隨著芯片性能的極大提升,據計算,芯片每前進1nm,性能將提升30%-60%,尺寸越小意味著在相同的面積之內可以儲存更多的晶體管,從而達到快的運行速度,進而也可以降低能耗。
 
——————————————分割線————————————————
 
最後打個廣告:妳壹票,我壹票,無頻閃IC早出道!老板,要來票大的麽?
(IC明星產品圖片)